FPGA烧录代码主要使用JTAG接口，部分开发板保留AS接口作为补充。具体接口特性及操作要点如下：JTAG接口核心信号与功能JTAG接口是FPGA烧录的主流方式，其核心信号包括：TCK（Test Clock Input）：提供时钟信号，同步测试数据传输。

硬件连接问题 电源问题：FPGA芯片的供电不稳定或电压不符合要求，会影响烧录。比如，电源电压过低或波动过大，可能导致烧录过程失败。 烧录接口连接不良：烧录接口如JTAG接口，连接松动、接触不良等，会使烧录信号无法正常传输到芯片。像接口处的引脚弯曲、氧化等情况，都可能造成连接问题。

高速调试或大数据量下载（如嵌入式Linux系统镜像烧录）。追求PCB小型化（如可穿戴设备）。必须使用JTAG的场景：芯片数据手册明确要求JTAG（如某些FPGA配置模式）。调试工具仅支持JTAG协议（如部分传统仿真器）。JTAG接口作为嵌入式开发的基石，其设计需兼顾功能性与实用性。

下电步骤断开FPGA开发板电源。拔下USB Blaster或ByteBlasterII电缆。拔下JTAG下载线接口并妥善存放。

④ SWD接口：专为ARM架构MCU和中央处理器设计，适合开发调试场景。 开源项目扩展支持 · OpenOCD：通过JTAG/SWD接口调试ST意法半导体系列（如STM32）等芯片，实现固件烧录。 · OpenFPGALoader：专注FPGA程序下载，覆盖主流可编程门阵列器件。 · flashrom：针对nor flash存储器提供读写支持。

1、创建Vivado工程启动软件：打开Vivado，选择 Create Project 创建工程，弹出对话框后点击 Next。

2、正常下载烧录方法如下：首先，生成*.bit文件，步骤包括工程的综合与实现，点击SYNTHESIS >； Run Synthesis，进行综合。综合成功后，点击IMPLEMENTATION >； Run Implementation，进行布局布线。实现成功后，点击PROGRAM AND DEBUG >； Generate Bitstream，生成*.bit文件。

3、硬件配置与工程准备修改PS系统IP核在Vivado中打开Block Design，根据原理图为PS核添加QSPI Flash或SD卡接口支持（如复旦微FM25F32 Nor QSPI Flash需匹配MIO引脚配置）。若使用非Vivado SDK支持的Flash型号，需提前准备自编测试程序或专用烧录工具。

4、在FPGA设计中，Synthesis（综合）和Implementation（实现）是两个关键步骤，它们各自承担不同的任务，共同将设计从高级描述转化为可烧录到FPGA芯片的物理文件。以下是对这两个步骤的详细解释：Synthesis（综合）定义：Synthesis是将高级语言（如Verilog或VHDL）描述的设计转换为门级网表的过程。

硬件开发板选择与兼容性AG256SL100属于CPLD开发板，采用100引脚QFP封装，支持中等复杂度逻辑设计，适用于通信系统、嵌入式系统等场景。其硬件兼容性设计可与其他FPGA/CPLD开发板（如AG10KL144H、AG10KF25安路EF2L45LG144等）共同构成开发环境。